为什么同样标24位SAR,不同板卡精度差出一位:输入驱动被忽视
核心要点
什么是输入驱动与抗混叠
输入驱动（Input Driver） 指 ADC 前端负责把传感器信号调理到合适电平并具备足够驱动能力的电路，通常由运放构成，为 ADC 的采样保持电容提供电荷。抗混叠滤波器（Anti-Aliasing Filter） 是位于驱动后的低通网络，通常用驱动运放输出端的电阻与对地电容（RC）实现，用于滤除高于奈奎斯特频率的带外信号，防止混叠。有效位数（ENOB，Effective Number of Bits） 是实测信噪比折算出的真实分辨率，往往低于标称位数，是判断采集链路真实精度的关键指标。采样保持（Sample and Hold） 是 ADC 在转换前锁定输入电压的阶段，驱动必须在该阶段内把电容充到目标值。
同样 24 位为何差一位
| 误差来源 | 对 ENOB 的影响 | 典型表现 |
|---|---|---|
| 驱动运放带宽不足 | 建立不完全 | 高速采样失真 |
| 驱动噪声过大 | 低有效位淹没 | 末位跳动 |
| RC 取值不当 | 电荷不足或带宽受限 | 低频漂移 |
| 参考电压噪声 | 全量程抖动 | 整体精度降 |
SAR 与 Σ-Δ 的驱动差异
怎么设计驱动与抗混叠
常见问题（FAQ）
问：为什么换了更高位 ADC 板卡精度没提升？
答：因为链路短板在驱动不在 ADC。若前端运放带宽不足或噪声大、RC 取值不当、参考源不稳，更高位 ADC 只会增加无意义的比特跳动，ENOB 仍由最弱环节决定。正确做法是先按 ADC 要求设计驱动与抗混叠，再用实测 ENOB 验收。
问：SAR 和 Σ-Δ 的驱动能通用吗？
答：不能通用。SAR 对驱动建立时间与带宽要求极苛刻，需要高速运放；Σ-Δ 过采样、对带宽要求低但对噪声敏感，需要低噪声运放与干净的参考源。用 SAR 的驱动思路去做 Σ-Δ，会引入噪声；反之 Σ-Δ 的慢驱动喂 SAR，会建不起来导致失真。
问：抗混叠 RC 取值有什么经验法则？
答：RC 截止频率要高于信号最高频率、低于奈奎斯特频率，时间常数还要小于采样建立的允许值。常见错误是只滤波不顾建立，电容过大导致建立不完全。建议用公式联合估算，并在 SPICE 里仿真驱动加 RC 加 ADC 输入的阶跃响应，确认在采样窗口内建到位。
问：参考电压噪声到底多重要？
答：极重要，它直接决定末位稳定度。参考电压噪声折算到输入端的幅度若大于 ADC 末位权重，末位就会无意义跳动。Σ-Δ 因积分时间长对参考噪声更敏感，应选低噪声、低温漂的基准源，并在布局上让参考走线与噪声源隔离。
问：设计完成怎么验证驱动没拖累 ADC？
答：用近满量程正弦信号输入，测输出信噪比并折算 ENOB，对比数据手册标称；再扫不同输入频率看 ENOB 是否随频率下滑过快，过快说明驱动带宽或抗混叠有问题。最后做温漂测试，确认参考源与驱动在全温范围稳定。三步走能定位绝大多数隐性误差。
采样链路设计清单
推荐阅读
